原标题：清华团队首次实现亚1纳米栅长晶体管
最近，清华大学集成电路研究所任教授首次实现了亚1 nm栅长的晶体管，并具有良好的电学性能。这一成果于3月10日在线发表在国际顶级学术期刊《自然》上，标题为“亚1 nm栅长的垂直硫化钼晶体管”。这是成立不到一年的清华大学集成电路研究所在小尺寸晶体管研发方面取得的重要进展。
是晶体管的核心部件。较小的栅极尺寸可以在芯片上集成更多的晶体管，从而提高性能。英特尔公司的创始人之一戈登摩尔在1965年提出：“一个集成电路芯片上可以容纳的晶体管数量每18到24个月就会增加一倍，微处理器的性能就会提高一倍，或者价格下降一半。”这在集成电路领域被称为“摩尔定律”。在过去的几十年里，晶体管的栅极尺寸在摩尔定律的推动下不断缩小。但近年来，随着晶体管的物理尺寸进入纳米尺度，电子迁移率降低、漏电流增大、静态功耗增加等短沟道效应越来越严重，使得新结构、新材料的开发迫在眉睫，许多国家的学术界都在不断探索极短栅长晶体管。目前主流行业晶体管的栅极尺寸都在12 nm以上。
为了进一步突破栅长小于1 nm晶体管的瓶颈，任研究团队巧妙地利用石墨烯薄膜超薄的单原子层厚度和优异的导电性作为栅极，通过石墨烯的横向电场控制垂直二硫化钼沟道的开关，从而实现了0.34 nm的等效物理栅长。通过在石墨烯表面沉积铝并自然氧化，屏蔽了石墨烯的垂直电场。然后以原子层沉积的二氧化铪作为栅介质，以化学气相沉积的单层二维二硫化钼薄膜作为沟道。
基于工艺计算机辅助设计的模拟结果，进一步表明石墨烯边缘电场可以有效调控垂直二硫化钼沟道，同时预测了缩短沟道长度条件下晶体管的电学性能。这项工作推动摩尔定律进一步发展到亚1纳米水平，为二维薄膜在未来集成电路中的应用提供了参考。
至于应用前景，任教授表示，栅长小于1 nm的晶体管只是小型化的一个维度，未来还需要配合沟道的小型化，例如通过极紫外光刻将沟道尺寸缩小到5 nm，从而进一步实现超大规模芯片，使栅长小于1 nm的晶体管从实验室走向产业化。
清华大学集成电路研究所成立于去年4月，当时国务院学位委员会刚刚宣布设立“集成电路科学与工程”一级学科。面对这一将深刻影响国家经济发展、社会进步和国家安全的重大国家战略需求，清华成立集成电路研究院，针对集成电路“卡脖子”问题，旨在突破关键核心技术，培养国家急需人才，支持我国集成电路产业自主创新发展。(记者贾磊)
(编辑：郝、熊旭)
